|
Stratix 10創(chuàng)新發(fā)現(xiàn)
Altera揭示了建筑和產(chǎn)品的細(xì)節(jié)Stratix 10 fpga和soc,下一代的可編程邏輯器件提供突破性的性能水平,集成、密度和安全。
Stratix 10 FPGA和soc利用Altera的HyperFlex FPGA結(jié)構(gòu)架構(gòu)建立在英特爾14 nm三柵極過程提供高2 x核心性能超過上一代FPGA。結(jié)合高性能、高密度fpga與先進(jìn)的嵌入式處理能力,GPU-class浮點(diǎn)計(jì)算性能和異構(gòu)的3 d SiP集成,使阿爾特拉客戶應(yīng)對設(shè)計(jì)挑戰(zhàn)的下一代通信、數(shù)據(jù)中心,物聯(lián)網(wǎng)基礎(chǔ)設(shè)施、軍事和高性能計(jì)算系統(tǒng)。
的能力,我們提供Stratix 10 fpga和soc是真正無與倫比的產(chǎn)業(yè),”丹尼Biran說,高級營銷副總裁阿爾特拉。“Stratix 10 FPGA和soc使我們的客戶設(shè)計(jì)他們的系統(tǒng)和創(chuàng)新的方式,以前不可能在一個(gè)FPGA。”
HyperFlex架構(gòu),以及一個(gè)完整的流程節(jié)點(diǎn)優(yōu)勢從英特爾14 nm三柵極的過程,提供了一個(gè)2 x對相互競爭的新一代高端fpga核心邏輯頻率改進(jìn)。
HyperFlex架構(gòu)介紹在所有核心互連路由段寄存器,使Stratix 10 fpga和soc受益于提高成績設(shè)計(jì)技術(shù),如注冊以重、管道和其他設(shè)計(jì)優(yōu)化技術(shù)。這些在傳統(tǒng)的FPGA架構(gòu)設(shè)計(jì)技術(shù)不實(shí)用。HyperFlex架構(gòu)允許設(shè)計(jì)師來消除關(guān)鍵路徑和路由延遲,并迅速關(guān)閉時(shí)間在他們的設(shè)計(jì)。
能夠?qū)崿F(xiàn)2 x高核心邏輯性能還可以改善設(shè)備利用率和功率減少需要非常廣泛的數(shù)據(jù)路徑和其他skew-inducing設(shè)計(jì)構(gòu)造要求競爭架構(gòu)。HyperFlex架構(gòu)允許高性能設(shè)計(jì)70%低功率運(yùn)行通過減少邏輯領(lǐng)域的需求。
3 d System-in-Package異構(gòu)集成
Stratix 10 FPGA和SoC的家庭的所有成員使用3 d SiP異構(gòu)集成有效和經(jīng)濟(jì)整合高密度單片F(xiàn)PGA核心織物(5.5米邏輯元素)與其他先進(jìn)的組件,從而增加他們的可伸縮性和靈活性。單一的核心結(jié)構(gòu)最大化設(shè)備利用率和性能通過避免同質(zhì)競爭設(shè)備的連接問題,使用多個(gè)FPGA死提供更高的密度。Altera的異構(gòu)SiP啟用集成通過使用英特爾的專有EMIB(嵌入式Multi-die互連橋)技術(shù),它提供了更高的性能,減少復(fù)雜性,降低成本和增強(qiáng)的信號(hào)完整性interposer-based方法相比。
初始Stratix 10設(shè)備將使用EMIB高速串行收發(fā)器和協(xié)議瓷磚與單片集成的核心邏輯。實(shí)現(xiàn)高速通過異構(gòu)3 d SiP協(xié)議和收發(fā)器的方法將允許Altera迅速交付Stratix 10設(shè)備變體,應(yīng)對不斷變化的市場需求。例如,使用3 d SiP異構(gòu)集成提供Stratix 10設(shè)備路徑支持更高的收發(fā)器(56 Gbps),新興調(diào)制格式(PAM-4),通信標(biāo)準(zhǔn)(作為PCIe Gen4,多口以太網(wǎng)),和其他功能,如模擬或高帶寬內(nèi)存。
所有密度家庭將提供一個(gè)集成的64位臂四核Cortex-A53硬處理器系統(tǒng)(HPS)與外設(shè)的功能集,包括系統(tǒng)內(nèi)存管理單元,外部內(nèi)存控制器和高速通信接口。這個(gè)通用計(jì)算平臺(tái)提供適應(yīng)性、性能、功率效率、系統(tǒng)集成和設(shè)計(jì)生產(chǎn)力廣泛的高性能的應(yīng)用程序。建筑師可以利用Stratix 10 soc在高性能系統(tǒng)啟用硬件虛擬化,在添加管理和監(jiān)控功能,如加速預(yù)處理、遠(yuǎn)程更新和調(diào)試,配置和系統(tǒng)性能監(jiān)控。
設(shè)計(jì)與全面的安全保護(hù)功能
Stratix 10 FPGA和soc將業(yè)內(nèi)最全面的安全功能的高性能FPGA。其核心是一個(gè)創(chuàng)新的安全設(shè)計(jì)經(jīng)理(SDM)提供基于產(chǎn)業(yè)的身份驗(yàn)證和加密、多因素身份驗(yàn)證和身體unclonable函數(shù)(PUF)技術(shù)。阿爾特拉已經(jīng)與雅典娜集團(tuán)和IntrinsicID提供世界級的加密加速和PUF IP Stratix 10 fpga和soc。這種級別的安全性使得Stratix 10 fpga和soc的理想解決方案用于軍事、云安全、物聯(lián)網(wǎng)基礎(chǔ)設(shè)施,多層次的安全性和分區(qū)的知識(shí)產(chǎn)權(quán)保護(hù)是至關(guān)重要的。
Stratix 10 FPGA和SoC技術(shù)規(guī)格:
550萬邏輯元素單一的死亡
SiP集成異構(gòu)的3 d結(jié)合FPGA結(jié)構(gòu)與高速收發(fā)器
多達(dá)144個(gè)收發(fā)器提供4 x系列帶寬在過去的一代
64位四核的手臂Cortex-A53硬1.5 GHz處理器子系統(tǒng)操作
硬浮點(diǎn)DSP使單一的精密操作10 TFLOPS吞吐量
安全設(shè)備管理器:高性能FPGA綜合安全功能
單事件打亂(已建)檢測和擦洗
從Arria 10 fpga和soc Footprint-compatible遷移路徑
Altera Enpirion電力解決方案提供最大的功率效率和董事會(huì)面積儲(chǔ)蓄
英特爾14 nm三柵極工藝
撥碼開關(guān)http://www.orunapp.cn |
當(dāng)前位置: