|
Altera soc的自動(dòng)化設(shè)計(jì)
阿爾特拉宣布新的編程支持其基于arm的soc MathWorks使用行業(yè)標(biāo)準(zhǔn)工作流。
釋放2014 b從MathWorks包括一個(gè)自動(dòng)的、高度集成的基于模型的設(shè)計(jì)流程優(yōu)化Altera soc。
設(shè)計(jì)師使用此流可以加速算法設(shè)計(jì)在Altera soc呆在一個(gè)高級(jí)編程環(huán)境和保存數(shù)周的開(kāi)發(fā)時(shí)間。
“今天的聲明是一個(gè)重要的擴(kuò)展與阿爾特拉我們的伙伴關(guān)系,使我們的客戶能夠快速而方便地利用Altera soc提供的性能和系統(tǒng)級(jí)的優(yōu)勢(shì),”Ken Karnofsky說(shuō)MathWorks高級(jí)策略師信號(hào)處理應(yīng)用程序。“工程師現(xiàn)在有一個(gè)高度自動(dòng)化SoC工作流建模算法在MATLAB和Simulink仿真與系統(tǒng)測(cè)試的長(zhǎng)凳上,劃分為硬件和軟件子系統(tǒng),生成C和HDL代碼,和Altera原型設(shè)計(jì)工具和開(kāi)發(fā)套件。”
高度集成的硬件/軟件工作流允許程序員來(lái)模擬原型,驗(yàn)證和實(shí)現(xiàn)算法,目標(biāo)FPGA和ARM處理器集成在Altera SoC FPGA。
設(shè)計(jì)流程自動(dòng)生成FPGA之間的接口,處理器系統(tǒng)和軟件驅(qū)動(dòng)程序。
有針對(duì)性的支持Altera soc中包含兩個(gè)MathWorks代碼生成產(chǎn)品,高密度脂蛋白編碼器和嵌入式編碼工具。
使用一個(gè)單一的開(kāi)發(fā)環(huán)境,工程師使用HDL編碼器生成自定義的IP核和配置的可編程序邏輯部分SoC,而嵌入式編碼器用于生成C / c++代碼運(yùn)行在基于arm處理器系統(tǒng)。
一個(gè)基于模型的設(shè)計(jì)環(huán)境目標(biāo)Altera soc加速設(shè)計(jì)過(guò)程通過(guò)允許設(shè)計(jì)師呆在一個(gè)熟悉的設(shè)計(jì)環(huán)境沒(méi)有要求設(shè)計(jì)師要有經(jīng)驗(yàn)的硬件工程師。
設(shè)計(jì)師利用Altera soc可以加速算法的FPGA部分的設(shè)備在運(yùn)行其他ARM處理器的設(shè)計(jì)。發(fā)布2014 b包含自動(dòng)化支持Altera的低成本氣旋V SoC,包括旋風(fēng)V SoC的自動(dòng)編程開(kāi)發(fā)板。
“我們很興奮這個(gè)新層次的設(shè)計(jì)支持由MathWorks soc,“Joerg Bertholdt說(shuō),嵌入式軟件營(yíng)銷(xiāo)主管阿爾特拉。“我們的soc是建立在一個(gè)堅(jiān)實(shí)的基礎(chǔ),是基于一個(gè)優(yōu)越的架構(gòu),行業(yè)標(biāo)準(zhǔn)開(kāi)發(fā)工具和廣泛的操作系統(tǒng)支持。添加MathWorks-offered基于模型的設(shè)計(jì)流程我們SoC系統(tǒng)使設(shè)計(jì)師更容易接受并受益于設(shè)備的性能和節(jié)省電能,這個(gè)類(lèi)提供了。” |
當(dāng)前位置: